Nous l'avons vu dernièrement, il est facilement possible d'augmenter la densité de la mémoire NAND Flash grâce à la NAND 3D. Cette dernière regroupe plusieurs puces qui sont assemblées et interconnectées les unes avec les autres. Cadence un partenaire de TSMC serait en train de développer une technologie similaire pour les processeurs centraux, mais aussi les processeurs graphiques, grâce à la technologie Wafer on Wafer.
L'idée est donc de connecter deux wafers grâce à des TSV ou Thru Silicon Via comme dans les puces NAND 3D justement, et ce procédé permettra aux deux Cores de communiquer ensemble tout en étant une seule et même entité.
Mais comme le souligne notre confrère THFR, cette technologie est très difficile à mettre en place, de plus, si un des Cores n'est pas fonctionnel en sortie de production, c'est la puce 3D complète qui est défaillante. Cependant, cette technologie pourrait permettre de multiplier facilement les cores dans les processeurs ou dans les cartes graphiques.
L'idée est donc de connecter deux wafers grâce à des TSV ou Thru Silicon Via comme dans les puces NAND 3D justement, et ce procédé permettra aux deux Cores de communiquer ensemble tout en étant une seule et même entité.
Mais comme le souligne notre confrère THFR, cette technologie est très difficile à mettre en place, de plus, si un des Cores n'est pas fonctionnel en sortie de production, c'est la puce 3D complète qui est défaillante. Cependant, cette technologie pourrait permettre de multiplier facilement les cores dans les processeurs ou dans les cartes graphiques.
source : THFR
Partagez :
Posté le 03 Mai 2018 à 14:43 par Aurélien Lagny
![[MAJ] NVIDIA renvoie vers Intel pour les problèmes de stabilité avec les processeurs Raptor Lake](/images.php?url=images/news/2024/04/mini/nvidia-intel-1.jpg&s=2){kind=small}
