TOSHIBA et WESTERN DIGITAL sont en train de finaliser de la mémoire NAND Flash TLC 3D en 128 couches qui viendra donc faire suite à la TLC 3D 96 couches qui est actuellement en plein développement. Cette mémoire 128 couches se nomme BICS-5 et proposera 33 % de densité en plus par rapport à la mémoire NAND Flash 3D TLC 96 couches BICS-4. Cette cinquième génération de BICS devrait clairement prendre l'ascendant sur la mémoire de type QLC qui semble toujours souffrir d'une production pas terrible terrible.
Cette nouvelle mémoire devrait voir le jour en 2020-2021, ce qui laisse quand même un peu de temps à la 96 couches pour s'imposer et à la QLC pour s'améliorer.
La BiCS-5 proposera une conception sur 4 plans contre 2 plans pour la BICS-4. Cela permet de doubler la vitesse d'écriture par canal, qui passera de 66 à 132 Mo/sec.
Les puces exploiteront également le CuA (circuitry under array) une implantation qui permet un gain de 15 % d'espace. Avec les nouvelles puces BICS-5 le rendement attendu est de 85 %.
Cette nouvelle mémoire devrait voir le jour en 2020-2021, ce qui laisse quand même un peu de temps à la 96 couches pour s'imposer et à la QLC pour s'améliorer.
La BiCS-5 proposera une conception sur 4 plans contre 2 plans pour la BICS-4. Cela permet de doubler la vitesse d'écriture par canal, qui passera de 66 à 132 Mo/sec.
Les puces exploiteront également le CuA (circuitry under array) une implantation qui permet un gain de 15 % d'espace. Avec les nouvelles puces BICS-5 le rendement attendu est de 85 %.
source : TPU
Marques : ToshibaWestern Digital
Partagez :
Posté le 08 Mars 2019 à 11:02 par Aurélien Lagny
