Ce qui est nouveau : Intel est la première entreprise du secteur à mettre en œuvre la distribution d'énergie par la face arrière sur une puce de test semblable à un produit, atteignant ainsi les performances nécessaires pour propulser le monde dans la prochaine ère de l'informatique. PowerVia, qui sera introduit sur le nœud de processus Intel 20A au cours du premier semestre 2024, est la solution de pointe leader dans l’industrie d'Intel en matière de fourniture d'énergie par la face arrière. Elle résout le problème croissant de l'engorgement des interconnexions lors de la mise à l'échelle des zones en déplaçant l'acheminement de l'énergie à l'arrière d'une tranche de silicium.
"PowerVia est une étape importante de notre stratégie ambitieuse cinq nœuds en quatre ans et de notre objectif d'atteindre un trillion de transistors dans un système en 2030. L'utilisation d'un procédé expérimental et d'une puce de test ultérieure nous a permis de réduire les risques liés à la puissance de la face arrière pour nos principaux processus, ce qui permet à Intel d'avoir une longueur d'avance sur ses concurrents en ce qui concerne la mise sur le marché de l’alimentation par la face arrière."
Comment cela fonctionne : Intel a dissocié le développement de PowerVia de celui des transistors afin de s'assurer qu'il soit prêt pour la mise en œuvre du silicium sur la base des nœuds de processus Intel 20A et Intel 18A. PowerVia a été testé sur son propre nœud de test interne pour déboguer et assurer le bon fonctionnement de la technologie avant son intégration avec RibbonFET dans Intel 20A. Après fabrication et test sur une puce témoin en silicium, il a été confirmé que PowerVia permettait une utilisation remarquablement efficace des ressources de la puce, avec plus de 90 % d'utilisation des cellules et une mise à l'échelle importante des transistors, ce qui permet aux concepteurs de puces de réaliser des gains de performance et d'efficacité dans leurs produits.
Pourquoi c’est important : PowerVia est bien en avance sur les solutions d'alimentation par la face arrière par rapport à la concurrence, offrant aux concepteurs de puces - y compris les clients d'Intel Foundry Services (IFS) - un précieux gains d'énergie et de performance dans leurs produits. Intel a une longue expérience de l'introduction des nouvelles technologies les plus déterminantes de l'industrie, telles que le silicium déformé, la grille métallique Hi-K et le FinFET, afin de faire progresser la loi de Moore. Avec PowerVia et la technologie RibbonFET gate-all-around à venir en 2024, Intel continue de mener l'industrie dans la conception de puces et les innovations de processus.
PowerVia est le premier à résoudre le problème croissant de goulot d'étranglement d'interconnexion pour les concepteurs de puces. Les cas d'utilisation de plus en plus fréquents, notamment l'intelligence artificielle et le graphisme, nécessitent des transistors plus petits, plus denses et plus puissants pour répondre à des besoins informatiques toujours croissants. Aujourd'hui, et depuis plusieurs décennies, les lignes d'alimentation et de signal au sein de l'architecture d'un transistor sont en concurrence pour les mêmes ressources. En séparant les deux, les puces peuvent augmenter les performances et l'efficacité énergétique, et fournir de meilleurs résultats aux clients. La fourniture d'énergie par la face arrière est essentielle à la mise à l'échelle des transistors, permettant aux concepteurs de puces d'augmenter la densité des transistors sans sacrifier les ressources afin d'offrir plus de puissance et de performances que jamais.
Méthode : Intel 20A et Intel 18A introduiront la technologie d'alimentation par la face arrière PowerVia et la technologie transistor gate-all-around RibbonFET. La mise en œuvre de l'alimentation par la face arrière, qui constitue une toute nouvelle façon de fournir de l'énergie aux transistors, a soulevé de nouveaux défis en matière de conception thermique et de débogage.
En dissociant le développement de PowerVia de celui de RibbonFET, Intel a pu relever ces défis rapidement afin d'assurer la préparation de la mise en œuvre dans le silicium basé sur les nœuds de processus 20A et 18A d'Intel. Les ingénieurs d'Intel ont mis au point des techniques d'atténuation pour éviter que les températures ne deviennent un problème. La communauté de débogage a également développé de nouvelles techniques pour s'assurer que la nouvelle structure de conception pouvait être déboguée de manière appropriée. En conséquence, la mise en œuvre du test a permis d'obtenir de solides mesures de rendement et de fiabilité tout en démontrant la proposition de valeur intrinsèque de la technologie bien avant qu'elle ne rejoigne la nouvelle architecture RibbonFET.
Le test a également exploité les règles de conception rendues possibles par la lithographie EUV (ultraviolet extrême), ce qui a permis d'obtenir des résultats tels qu'une utilisation standard des cellules de plus de 90 % sur de vastes zones du die, permettant une plus grande densité de cellules, ce qui devrait faire baisser les coûts. Le test a également montré une amélioration de plus de 30 % de la chute de tension de la plate-forme et un avantage de 6 % en termes de fréquence. Intel a également atteint des caractéristiques thermiques dans la puce de test PowerVia conformes aux densités de puissance plus élevées attendues pour la mise à l'échelle logique.
Prochainement : Dans un troisième document qui sera présenté au cours de VLSI, Mauro Kobrinsky, chercheur chez Intel, détaillera les travaux de recherche sur des méthodes plus avancées de déploiement de PowerVia, telles que l'activation de la signalisation et de la fourniture d'énergie sur la face avant ou arrière de la plaquette de silicium. Le fait de proposer PowerVia aux clients avant le secteur et de continuer à innover dans l'avenir s'inscrit dans la longue histoire d'Intel, qui a toujours été le premier à mettre sur le marché de nouvelles innovations dans le domaine des semi-conducteurs, tout en innovant en permanence.
"PowerVia est une étape importante de notre stratégie ambitieuse cinq nœuds en quatre ans et de notre objectif d'atteindre un trillion de transistors dans un système en 2030. L'utilisation d'un procédé expérimental et d'une puce de test ultérieure nous a permis de réduire les risques liés à la puissance de la face arrière pour nos principaux processus, ce qui permet à Intel d'avoir une longueur d'avance sur ses concurrents en ce qui concerne la mise sur le marché de l’alimentation par la face arrière."
Comment cela fonctionne : Intel a dissocié le développement de PowerVia de celui des transistors afin de s'assurer qu'il soit prêt pour la mise en œuvre du silicium sur la base des nœuds de processus Intel 20A et Intel 18A. PowerVia a été testé sur son propre nœud de test interne pour déboguer et assurer le bon fonctionnement de la technologie avant son intégration avec RibbonFET dans Intel 20A. Après fabrication et test sur une puce témoin en silicium, il a été confirmé que PowerVia permettait une utilisation remarquablement efficace des ressources de la puce, avec plus de 90 % d'utilisation des cellules et une mise à l'échelle importante des transistors, ce qui permet aux concepteurs de puces de réaliser des gains de performance et d'efficacité dans leurs produits.
Pourquoi c’est important : PowerVia est bien en avance sur les solutions d'alimentation par la face arrière par rapport à la concurrence, offrant aux concepteurs de puces - y compris les clients d'Intel Foundry Services (IFS) - un précieux gains d'énergie et de performance dans leurs produits. Intel a une longue expérience de l'introduction des nouvelles technologies les plus déterminantes de l'industrie, telles que le silicium déformé, la grille métallique Hi-K et le FinFET, afin de faire progresser la loi de Moore. Avec PowerVia et la technologie RibbonFET gate-all-around à venir en 2024, Intel continue de mener l'industrie dans la conception de puces et les innovations de processus.
PowerVia est le premier à résoudre le problème croissant de goulot d'étranglement d'interconnexion pour les concepteurs de puces. Les cas d'utilisation de plus en plus fréquents, notamment l'intelligence artificielle et le graphisme, nécessitent des transistors plus petits, plus denses et plus puissants pour répondre à des besoins informatiques toujours croissants. Aujourd'hui, et depuis plusieurs décennies, les lignes d'alimentation et de signal au sein de l'architecture d'un transistor sont en concurrence pour les mêmes ressources. En séparant les deux, les puces peuvent augmenter les performances et l'efficacité énergétique, et fournir de meilleurs résultats aux clients. La fourniture d'énergie par la face arrière est essentielle à la mise à l'échelle des transistors, permettant aux concepteurs de puces d'augmenter la densité des transistors sans sacrifier les ressources afin d'offrir plus de puissance et de performances que jamais.
Méthode : Intel 20A et Intel 18A introduiront la technologie d'alimentation par la face arrière PowerVia et la technologie transistor gate-all-around RibbonFET. La mise en œuvre de l'alimentation par la face arrière, qui constitue une toute nouvelle façon de fournir de l'énergie aux transistors, a soulevé de nouveaux défis en matière de conception thermique et de débogage.
En dissociant le développement de PowerVia de celui de RibbonFET, Intel a pu relever ces défis rapidement afin d'assurer la préparation de la mise en œuvre dans le silicium basé sur les nœuds de processus 20A et 18A d'Intel. Les ingénieurs d'Intel ont mis au point des techniques d'atténuation pour éviter que les températures ne deviennent un problème. La communauté de débogage a également développé de nouvelles techniques pour s'assurer que la nouvelle structure de conception pouvait être déboguée de manière appropriée. En conséquence, la mise en œuvre du test a permis d'obtenir de solides mesures de rendement et de fiabilité tout en démontrant la proposition de valeur intrinsèque de la technologie bien avant qu'elle ne rejoigne la nouvelle architecture RibbonFET.
Le test a également exploité les règles de conception rendues possibles par la lithographie EUV (ultraviolet extrême), ce qui a permis d'obtenir des résultats tels qu'une utilisation standard des cellules de plus de 90 % sur de vastes zones du die, permettant une plus grande densité de cellules, ce qui devrait faire baisser les coûts. Le test a également montré une amélioration de plus de 30 % de la chute de tension de la plate-forme et un avantage de 6 % en termes de fréquence. Intel a également atteint des caractéristiques thermiques dans la puce de test PowerVia conformes aux densités de puissance plus élevées attendues pour la mise à l'échelle logique.
Prochainement : Dans un troisième document qui sera présenté au cours de VLSI, Mauro Kobrinsky, chercheur chez Intel, détaillera les travaux de recherche sur des méthodes plus avancées de déploiement de PowerVia, telles que l'activation de la signalisation et de la fourniture d'énergie sur la face avant ou arrière de la plaquette de silicium. Le fait de proposer PowerVia aux clients avant le secteur et de continuer à innover dans l'avenir s'inscrit dans la longue histoire d'Intel, qui a toujours été le premier à mettre sur le marché de nouvelles innovations dans le domaine des semi-conducteurs, tout en innovant en permanence.
source : Intel
Marque : Intel
Partagez :
Posté le 06 Juin 2023 à 10:33 par Aurélien Lagny
