Alors que nous nous rapprochons du lancement de la seconde famille de cartes graphiques dédiées d'Intel, un brevet a révélé que l'équipe des bleus travaillait également sur sa propre conception de GPU multi-chiplet ou MCM et cela peut être pour la prochaine génération de GPU Arc.
Il faut dire qu'Intel n'est pas étranger à la technologie MCM, en fait, leur GPU Ponte Vecchio est en design multi-chiplet complet mais ce dernier est conçu et construit pour le segment des centres de données. Cependant, un nouveau brevet intitulé "Position-Based Rendering Apparatus and Method for Multi-Die/GPU Graphics Processing", découvert par Underfox, explique comment plusieurs GPU (MCM) peuvent travailler ensemble pour le rendu d'images.
Dans ce brevet, Intel propose une solution au rendu graphique basé sur le GPU en intégrant plusieurs puces de silicium dans une seule unité (MCM) capable d'exécuter un seul contexte 3D afin de résoudre les problèmes de fabrication et d'alimentation. Il est indiqué que pour ce faire, il faudra trouver des solutions à plusieurs catégories de problèmes d'évolutivité et d'interconnexion afin d'obtenir les meilleures performances pour une application 3D unique utilisant plusieurs puces de GPU. Parmi les algorithmes actuellement utilisés pour résoudre ces problèmes, nous avons AFR (Alternate Frame Rendering) et SFR (split frame rendering).
Le brevet parle spécifiquement de l'intégration du rendu en damier basé sur des tuiles, qui est une technique de rendu très courante utilisée sur les GPU actuels, ainsi que du calcul distribué de la position des vertex par le GPU pour permettre une mise à l'échelle plus efficace sur les GPU multi-puces. Les appels de rendu sont partitionnés sous forme de puzzles et envoyés aux différents GPU de la puce MCM afin qu'ils puissent exécuter les POSH (Position-Only Shaders) pour déterminer les données de visibilité plein cadre des rendus pour toutes les matrices.
Les données de visibilité indiquent alors si les premières données du rendu sont présentes sur chacune des tuiles prédéfinies de l'espace écran (damier). Lorsque les données de visibilité pertinentes sont reçues, chaque GPU les utilise pour limiter le travail de géométrie aux données pertinentes et effectuer le travail de traitement des pixels pour tous les titres du damier qui lui appartiennent. Ces GPU fonctionnent très rapidement en travaillant sur le rendu unique.
Dans l'ensemble, avec une telle conception, la prochaine génération de GPU Intel Arc gaming MCM peut fournir des performances accrues avec l'ajout de plus de puces au GPU sans être confrontée aux limitations de performances des solutions multi-puces existantes telles que AMD XDMA/Crossfire et NVIDIA SLI/NVLINK. Intel affirme que ces solutions sont limitées en termes de performances et que, même si l'on peut s'attendre à une mise à l'échelle parfaite de 200 % des performances avec une configuration à 2 voies et de 400 % avec une configuration à 4 voies, les performances réelles du GPU sont nettement inférieures, voire inexistantes dans la plupart des cas, ce qui explique pourquoi la plupart des fabricants de GPU n'investissent plus dans ces technologies.
Il faut dire qu'Intel n'est pas étranger à la technologie MCM, en fait, leur GPU Ponte Vecchio est en design multi-chiplet complet mais ce dernier est conçu et construit pour le segment des centres de données. Cependant, un nouveau brevet intitulé "Position-Based Rendering Apparatus and Method for Multi-Die/GPU Graphics Processing", découvert par Underfox, explique comment plusieurs GPU (MCM) peuvent travailler ensemble pour le rendu d'images.
Dans ce brevet, Intel propose une solution au rendu graphique basé sur le GPU en intégrant plusieurs puces de silicium dans une seule unité (MCM) capable d'exécuter un seul contexte 3D afin de résoudre les problèmes de fabrication et d'alimentation. Il est indiqué que pour ce faire, il faudra trouver des solutions à plusieurs catégories de problèmes d'évolutivité et d'interconnexion afin d'obtenir les meilleures performances pour une application 3D unique utilisant plusieurs puces de GPU. Parmi les algorithmes actuellement utilisés pour résoudre ces problèmes, nous avons AFR (Alternate Frame Rendering) et SFR (split frame rendering).
Le brevet parle spécifiquement de l'intégration du rendu en damier basé sur des tuiles, qui est une technique de rendu très courante utilisée sur les GPU actuels, ainsi que du calcul distribué de la position des vertex par le GPU pour permettre une mise à l'échelle plus efficace sur les GPU multi-puces. Les appels de rendu sont partitionnés sous forme de puzzles et envoyés aux différents GPU de la puce MCM afin qu'ils puissent exécuter les POSH (Position-Only Shaders) pour déterminer les données de visibilité plein cadre des rendus pour toutes les matrices.
Les données de visibilité indiquent alors si les premières données du rendu sont présentes sur chacune des tuiles prédéfinies de l'espace écran (damier). Lorsque les données de visibilité pertinentes sont reçues, chaque GPU les utilise pour limiter le travail de géométrie aux données pertinentes et effectuer le travail de traitement des pixels pour tous les titres du damier qui lui appartiennent. Ces GPU fonctionnent très rapidement en travaillant sur le rendu unique.
Dans l'ensemble, avec une telle conception, la prochaine génération de GPU Intel Arc gaming MCM peut fournir des performances accrues avec l'ajout de plus de puces au GPU sans être confrontée aux limitations de performances des solutions multi-puces existantes telles que AMD XDMA/Crossfire et NVIDIA SLI/NVLINK. Intel affirme que ces solutions sont limitées en termes de performances et que, même si l'on peut s'attendre à une mise à l'échelle parfaite de 200 % des performances avec une configuration à 2 voies et de 400 % avec une configuration à 4 voies, les performances réelles du GPU sont nettement inférieures, voire inexistantes dans la plupart des cas, ce qui explique pourquoi la plupart des fabricants de GPU n'investissent plus dans ces technologies.
source : WCCFTech
Marque : Intel
Partagez :
Posté le 07 Février 2022 à 11:24 par Aurélien Lagny
